1、1第六章第六章 CMOS I/O设计设计ESD和双向IO2CMOSCMOS集成电路的集成电路的I/OI/O设计设计n ESD保护电路n输入端ESD保护电路n输出端ESD保护电路n电源的ESD保护电路n三态输出的双向I/O缓冲器3ESDESD保护电路保护电路n如果 MOS晶体管的栅氧化层上有很大的电压，会造成氧化层击穿，使器件永久破坏 n随着器件尺寸减小，栅氧化层不断减薄，氧化层能承受的电压也不断下降 ntox5nm时，VGm=5Vn由于MOS晶体管的栅电容很小，积累在栅极上的杂散电荷就能形成很大的等效栅压，引起器件和电路失效，这就是ESD问题（Electrostatic Discharge,）
2、静电释放4ESDESD保护电路保护电路nESD应力的四种模式 某一个输入（或输出）端对地的正脉冲电压（PS）某一个输入（或输出）端对地的负脉冲电压（NS）某一个输入或输出端对VDD端的正脉冲电压（PD）某一个输入或输出端对VDD端的负脉冲电压（ND）在芯片的输入和输出端增加ESD保护电路 5输入端输入端ESDESD保护电路保护电路n双二极管保护电路n PS：D2击穿 n NS：D2导通 n PD：D1导通 n ND：D1击穿 栅极电位钳制在GDD0.7V0.7VVV6输入端输入端ESDESD保护电路保护电路双二极管保护电路的版图双二极管保护电路的版图7输入端输入端ESDESD保护电路保护电路n
3、对深亚微米CMOS集成电路，栅氧化层的击穿电压很小，常规二极管的击穿电压较大，不能起到很好的保护作用。因此可以增加离子注入提高二极管衬底浓度，来降低二极管的击穿电压n输入保护电路和电平转换电路结合起来就构成实际的CMOS集成电路中常采用的输入缓冲器结构8输入端输入端ESDESD保护电路保护电路n用场区MOS管作输入保护n输入端有较大的正脉冲电压时场区MOS管导通，使ESD电流旁路 n用栅接地的NMOS管和栅接VDD的PMOS管共同构成输入保护电路n源漏区pn结起到二极管的保护作用9输入端输入端ESDESD保护电路保护电路n特征尺寸的缩小对ESD保护电路的挑战nI/O管脚数目增加，需减小保护电路
4、的面积 n需降低保护电路的钳位电压，加快电荷泄放速度n采用垂直双极晶体管（Vertical Bipolar,V-BIP）做保护电路 输入电压过高时，D被击穿，电阻R使V-BIP发射结正偏，双极晶体管导通，为ESD提供很大的放电电流 10输入端输入端ESDESD保护电路保护电路n采用V-BIP做保护电路的优点n采用n阱CMOS工艺，在n阱中制作垂直结构的双极晶体管，并形成触发二极管D nV-BIP器件收集区通过常规CMOS器件的n阱和ESD器件的n阱相连 高驱动电流 低钳位电压 低成本 小面积 11ESDESD保护电路保护电路-输出端保护输出端保护n输出端为MOS的漏端，与衬底形成pn结n特别是
5、脱片输出级反相器，一般尺寸较大，pn结相当于一个大面积的二极管n对可靠性要求很高的情况，需要增加保护二极管12ESDESD保护电路保护电路-电源电源nESD应力电压加在电源和地的管脚之间 应在电源和地之间增加ESD保护电路 13电源的电源的ESDESD保护电路保护电路n用栅接地的NMOS管做电源的ESD保护 能为静电释放提供足够大的电流，器件的面积较大钳位电压较高，可能在自己被击穿之前内部器件已损坏 14电源的电源的ESDESD保护电路保护电路n具有ESD变化探测功能的保护电路 正常工作时，ESD保护电路与内部电路相隔离受到ESD冲击时，VX缓慢上升，VX比VDD上升慢，使MP导通，VG达到
6、一个正电压，从而使钳位NMOS管导通 设计适当的RC常数，使钳位NMOS管的导通时间满足要求15全芯片全芯片ESDESD保护电路保护电路n全芯片的ESD保护电路 芯片四边各放置一个电源对地的ESD钳位保护电路 环绕在芯片四周的很长的电源线和地线有较大的寄生电阻和寄生电容，引起ESD放电时间的延迟，造成远离ESD保护电路的器件更容易损伤 16CMOSCMOS集成电路的集成电路的I/OI/O设计设计n ESD保护电路n 三态输出和双向I/O缓冲器17三态输出缓冲器三态输出缓冲器n整机中的信号通过总线传送；数据总线是连接很多电路输出的公共通路。n如果各个电路的输出信号同时送到总线上，则可能破坏电路的
7、正常工作。n各电路必须按照一定的时序向总线传送信号 n三态输出控制n输出高电平状态有电流流出n输出低电平状态有电流流入n高阻态既无电流流出，也无电流流入18三态输出缓冲器三态输出缓冲器n用使能信号E 控制输出级E=1(或E=0)时，正常输出高电平或输出低电平E=0(或E=1)时，处于高阻态 19三态输出缓冲器三态输出缓冲器n用简单的CMOS电路实现三态输出 上拉和下拉通路都经过两个串联管，驱动能力差 20三态输出缓冲器三态输出缓冲器n用逻辑门控制输出级反相器实现三态输出 21预充预充求值的总线结构求值的总线结构nVP=0时，总线处在预充电阶段，nVP=1时，总线根据控制信号接受某个电路的数据 输出电路不需要三态控制,减小了电路的面积，提高了工作速度22三态输出双向三态输出双向I/OI/O缓冲器缓冲器n一种CMOS双向缓冲器电路nE=0时，输出高阻态，作为输入端使用nE=1时，作为输出端使用输入电路需加ESD保护 23本节小结本节小结nESDESD保护电路保护电路n三态输出的双向三态输出的双向I/OI/O缓冲器缓冲器
