MOS集成电路的基本制造工艺PPT课件.ppt

上传人(卖家):三亚风情 文档编号:2754819 上传时间:2022-05-23 格式:PPT 页数:67 大小:3.05MB
下载 相关 举报
MOS集成电路的基本制造工艺PPT课件.ppt_第1页
第1页 / 共67页
MOS集成电路的基本制造工艺PPT课件.ppt_第2页
第2页 / 共67页
MOS集成电路的基本制造工艺PPT课件.ppt_第3页
第3页 / 共67页
MOS集成电路的基本制造工艺PPT课件.ppt_第4页
第4页 / 共67页
MOS集成电路的基本制造工艺PPT课件.ppt_第5页
第5页 / 共67页
点击查看更多>>
资源描述

1、2022-5-233pn+n-epin+P-Sin+-BLCBESP+P+2022-5-234P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepiAATBL-uptepi-oxxmcxjc四层三结结构的双极晶体管四层三结结构的双极晶体管2022-5-235ECB相关知识点相关知识点2022-5-238MOS晶体管的动作晶体管的动作 MOS晶体管实质上是一种使晶体管实质上是一种使电流时而流过,时而切断的电流时而流过,时而切断的n+n+P型硅基板型硅基板栅极(金属)栅极(金属)绝缘层(绝缘层(SiO2)半半导导体体基基板板漏极漏极源极源极源极源极(S)漏极漏极(D)栅极栅

2、极(G)2022-5-239silicon substratesourcedraintop nitridemetal connection to sourcemetal connection to gatemetal connection to drainpolysilicon gatedoped siliconfield oxidegate oxide2022-5-2310silicon substrate2022-5-2311silicon substratefield oxide2022-5-2312silicon substrate2022-5-2313Shadow on photor

3、esistExposed area of photoresistChrome platedglass maskUltraviolet Lightsilicon substrate2022-5-2314非感光区域非感光区域silicon substrate感光区域感光区域2022-5-2315Shadow on photoresistsilicon substratephotoresist2022-5-2316silicon substratesilicon substrate腐蚀腐蚀2022-5-2317silicon substratesilicon substratefield oxide

4、去胶去胶2022-5-2318silicon substratethin oxide layer2022-5-2319silicon substrategate oxide2022-5-2320silicon substrategateultra-thin gate oxidepolysilicongate2022-5-2321silicon substrategateScanning direction of ion beamimplanted ions in active region of transistorsImplanted ions in photoresist to be re

5、moved during resist strip. sourcedrainion beam2022-5-2322silicon substrategatesourcedraindoped silicon2022-5-2323自对准工艺自对准工艺l在有源区上覆盖一层薄氧化层在有源区上覆盖一层薄氧化层l淀积多晶硅,用多晶硅栅极版图淀积多晶硅,用多晶硅栅极版图刻蚀多晶硅刻蚀多晶硅l以多晶硅栅极图形为掩膜板,刻以多晶硅栅极图形为掩膜板,刻蚀氧化膜蚀氧化膜l离子注入离子注入2022-5-2324silicon substratesourcedrain2022-5-2325silicon substra

6、tecontact holesdrainsource2022-5-2326silicon substratecontact holesdrainsource2022-5-2327完整的简单完整的简单MOS晶体管结构晶体管结构silicon substratesourcedraintop nitridemetal connection to sourcemetal connection to gatemetal connection to drainpolysilicon gatedoped siliconfield oxidegate oxide2022-5-2328CMOSFETP型型 si

7、 subn+n+p+p+2022-5-2329VDDP阱工艺阱工艺N阱工艺阱工艺双阱工艺双阱工艺P-P+P+N+N+P+N+VSSVOUTVINVDDN-P+P+N+N+P+N+VSSVOUTVINVDDP-P+P+N+N+P+N+VSSVOUTVINN-SiP-SiN-I-SiN+-Si2022-5-2330 N-Si-衬底 P-well P-wellP-well N+ N+ P+ P+ N+ P+N-SiP2022-5-2331具体步骤如下:具体步骤如下:1生长二氧化硅(湿法氧化):生长二氧化硅(湿法氧化): S i - 衬底 S i O2Si(固体固体)+ 2H2O SiO2(固体)(固

8、体)+2H22022-5-23322022-5-23332P阱光刻:阱光刻:光源光源2022-5-23342022-5-2335P+P-well3P阱掺杂:阱掺杂:2022-5-23362022-5-2337电流电流积分积分器器2022-5-2338有源区有源区:nMOS、PMOS 晶体管形成的区域晶体管形成的区域P+N+N+P+N-SiP-wellP-wellP-well 淀积氮化硅淀积氮化硅 光刻有源区光刻有源区 场区氧化场区氧化 去除有源区氮化硅及二氧化硅去除有源区氮化硅及二氧化硅SiO2隔离岛隔离岛2022-5-2339有源区depositednitride layer有源区光刻板N型

9、p型MOS制作区域(漏-栅-源)2022-5-2340P-well1. 淀积氮化硅:淀积氮化硅:氧化膜生长(湿法氧化)氧化膜生长(湿法氧化)P-well氮化膜生长氮化膜生长P-well涂胶涂胶P-well对版曝光对版曝光有源区光刻板有源区光刻板2. 光刻有源区:光刻有源区:2022-5-2341P-well显影显影P-well氮化硅刻蚀去胶氮化硅刻蚀去胶3. 场区氧化:场区氧化:P-well场区氧化(湿法氧化)场区氧化(湿法氧化)P-well去除氮化硅薄膜及有源区去除氮化硅薄膜及有源区SiO22022-5-2342P-well去除氮化硅薄膜及有源区去除氮化硅薄膜及有源区SiO2P-wellP+

10、N+N+P+N-SiP-well栅极氧化膜栅极氧化膜多晶硅栅极多晶硅栅极 生长栅极氧化膜生长栅极氧化膜 淀积多晶硅淀积多晶硅 光刻多晶硅光刻多晶硅2022-5-2343P-well生长栅极氧化膜生长栅极氧化膜P-well淀积多晶硅淀积多晶硅P-well涂胶光刻涂胶光刻多晶硅光刻板多晶硅光刻板P-well多晶硅刻蚀多晶硅刻蚀2022-5-2344掩膜4 :P+区光刻区光刻 1、P+区光刻区光刻 2、离子注入、离子注入B+,栅区有多晶硅做掩蔽,栅区有多晶硅做掩蔽, 称为硅栅自对准工艺。称为硅栅自对准工艺。 3、去胶、去胶P-wellP+N+N+P+N-SiP-wellP-wellP+P+2022-

11、5-2345P-wellP+P-wellP+P+硼离子注入硼离子注入去胶去胶2022-5-2346掩膜5 :N+区光刻区光刻 1、N+区光刻区光刻 2、离子注入、离子注入P+,栅区有多晶硅做掩蔽,栅区有多晶硅做掩蔽, 称为硅栅自对准工艺。称为硅栅自对准工艺。 3、去胶、去胶P-wellP+N+N+P+N-SiP-wellP-wellP+P+N+N+2022-5-2347P-wellN+P-wellP+P+磷离子注入磷离子注入去胶去胶P+P+N+N+2022-5-2348掩膜6 :光刻接触孔:光刻接触孔1、淀积、淀积PSG.2、光刻接触孔、光刻接触孔3、刻蚀接触孔、刻蚀接触孔P-wellP+N+

12、N+P+N-SiP-wellP-wellP+P+N+N+磷硅玻璃(磷硅玻璃(PSG)2022-5-2349掩膜6 :光刻接触孔:光刻接触孔P-wellP+P+N+N+淀积PSGP-wellP+P+N+N+光刻接触孔P-wellP+P+N+N+刻蚀接触孔P-wellP+P+N+N+去胶2022-5-23502022-5-2351掩膜7 :光刻铝线:光刻铝线1、淀积铝、淀积铝.2、光刻铝、光刻铝3、去胶、去胶P-wellP-wellP+P+N+N+2022-5-2352P-wellP+P+N+N+铝线铝线PSG场氧场氧栅极氧化膜栅极氧化膜P+区区P-wellN-型硅极板型硅极板多晶硅多晶硅N+区区

13、2022-5-2353Example: Intel 0.25 micron Process5 metal layersTi/Al - Cu/Ti/TiNPolysilicon dielectric2022-5-2354Interconnect Impact on Chip2022-5-2355掩膜8 :刻钝化孔:刻钝化孔CircuitPADCHIP双阱标准CMOS工艺P+p-epip welln wellp+n+gate oxideAl (Cu)tungstenSiO2SiO2TiSi2field oxide增加器件密度增加器件密度防止寄生晶体管效应(闩锁效应)防止寄生晶体管效应(闩锁效应)p

14、-epiP阱阱n+STITiSi2STI深亚微米深亚微米CMOSCMOS晶体管结构晶体管结构STISTISTIN阱阱n-n+n-p+p-p+p-源/漏扩展区浅槽隔离侧墙多晶硅硅化物2022-5-2358功耗功耗驱动能力驱动能力CMOS双极型双极型Bi-CMOSBiCMOS集成电路工艺2022-5-2359BiCMOSBiCMOS工艺分类工艺分类以以CMOS工艺为基础的工艺为基础的BiCMOS工艺工艺以双极工艺为基础的以双极工艺为基础的BiCMOS工工艺。艺。2022-5-2360以以P P阱阱CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺工艺NPN晶体管电流增益小;晶体管

15、电流增益小;集电极的串联电阻很大集电极的串联电阻很大;NPN管管C极只能接固定电位,从而限制了极只能接固定电位,从而限制了NPN管的使用管的使用2022-5-2361以以NN阱阱CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺工艺NPN具有较薄的基区,提高了其性能;具有较薄的基区,提高了其性能;N阱使得阱使得NPN管管C极与衬底隔开,可根据电路需要接电位极与衬底隔开,可根据电路需要接电位集电极串联电阻还是太大,影响双极器件的驱动能力集电极串联电阻还是太大,影响双极器件的驱动能力在现有在现有N阱阱CMOS工艺上增加一块掩膜板工艺上增加一块掩膜板2022-5-2362 以以NN

16、阱阱CMOSCMOS工艺为基础的改进工艺为基础的改进BiCMOSBiCMOS工艺工艺使使NPN管的集电极串联电阻减小管的集电极串联电阻减小5 6倍倍;使使CMOS器件的抗闩锁性能大大提高器件的抗闩锁性能大大提高2022-5-2363三、后部封装三、后部封装 (在另外厂房)(在另外厂房)(1)背面减薄)背面减薄(2)切片)切片(3)粘片)粘片(4)压焊:金丝球焊)压焊:金丝球焊(5)切筋)切筋(6)整形)整形(7)密封)密封(8)沾锡:保证管脚的电学接触)沾锡:保证管脚的电学接触(9)老化)老化(10)成测)成测(11)打印、包装)打印、包装 划片2022-5-2364金丝劈加热压焊2022-5-2365三、后部封装三、后部封装 (在另外厂房)(在另外厂房)2022-5-23662022-5-23671. 课本P14,1.2题2. 下图是NMOS晶体管的立体结构图,请 标出各区域名称及掺杂类型,并画出这个器件的版图(包括接触孔和金属线)。3. 名词解释:MOS NMOS PMOS CMOS 场氧、有源区、硅栅自对准工艺

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 办公、行业 > 各类PPT课件(模板)
版权提示 | 免责声明

1,本文(MOS集成电路的基本制造工艺PPT课件.ppt)为本站会员(三亚风情)主动上传,163文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。
2,用户下载本文档,所消耗的文币(积分)将全额增加到上传者的账号。
3, 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(发送邮件至3464097650@qq.com或直接QQ联系客服),我们立即给予删除!


侵权处理QQ:3464097650--上传资料QQ:3464097650

【声明】本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是网络空间服务平台,本站所有原创文档下载所得归上传人所有,如您发现上传作品侵犯了您的版权,请立刻联系我们并提供证据,我们将在3个工作日内予以改正。


163文库-Www.163Wenku.Com |网站地图|