1、 3.1 锁存器锁存器 3.2 触发器触发器 3.3 寄存器和移位寄存器寄存器和移位寄存器 3.4 计数器计数器 3.5 定时脉冲产生器定时脉冲产生器 3.6 同步时序逻辑分析同步时序逻辑分析 3.7 同步时序逻辑设计同步时序逻辑设计 第三章第三章 时序逻辑时序逻辑 返回目录 如何用逻辑门实现时序电路？如何用逻辑门实现时序电路？ 组合电路：输入决定输出组合电路：输入决定输出 时序电路：有时间记忆功能，当前输出和当时序电路：有时间记忆功能，当前输出和当 前的输入有关，和以前的输入也有关。前的输入有关，和以前的输入也有关。 逻辑门 + 反馈 = 时序电路 反馈：输出反馈：输出 影响影响 输入。输入
2、。 前一次的输出影响现在的输入前一次的输出影响现在的输入 从而当前的从而当前的 输出受到上一次的输出影响。输出受到上一次的输出影响。 开环控制 闭环控制：正反馈，负反馈 负反馈 negative feedback 反馈反馈 电路电路F F f X d X o X 基本放大基本放大 电路电路A i X + 课堂作业3.1： Xon+1 = A (Xi - FXon) 如果A=10，Xi=1，F=0.01，请画出Xo的变化曲 线，并指出Xo最后稳定在什么值。 例如：T=0时刻，Xi=1，Xf=0, Xd=1,Xo0=10; T=1时刻，Xi=1，Xf=0.1, Xd=0.9,Xo1=9; 第一个控
3、制系统：1788年，瓦特设计离心式调速 器，用于控制蒸汽机速度。利用了负反馈的原理 离心式调速器中有二颗重 球，其旋转速度和蒸汽机相 同。 （1）蒸汽机的速度提高时， 重球因离心力移到调速器的 外侧，因此会带动机构，关 闭蒸汽机进气阀门，降低蒸 汽机速度。 当蒸汽机速度过低时，重 球会移到调速器的内侧，会 再开启蒸汽机进气阀门，增 加蒸汽机速度。 1788年： 博尔顿 ; 2)2)由激励方程和触发器特性方程写出电路的状态方程；由激励方程和触发器特性方程写出电路的状态方程； 3)3)作出状态转移表和状态图作出状态转移表和状态图; ; 4)4)进一步分析其逻辑功能。进一步分析其逻辑功能。 同步计数
4、器同步计数器电路中，所有触发器的时钟都与同一电路中，所有触发器的时钟都与同一 个时钟源连在一起，每一个触发器的状态变化都与个时钟源连在一起，每一个触发器的状态变化都与 时钟脉冲同步。时钟脉冲同步。 1.1.用计数方式构成的同步二进制计数器用计数方式构成的同步二进制计数器 例 模8同步计数器分析 输出方程和激励方程和电路的状态方程 激励方程： J2= Q0n Q1n K2= Q0n Q1n J1= Q0n K1= Q0n J0= 1 K0= 1 nnnnn QQQQQ 1010 1 1 nnnn QQQQ 000 1 0 11 电路的状态方程： nnnnnnnnnnnnnn QQQQQQQQQQ
5、QQQQ 2120210210210 1 2 课堂练习3.9 图3.26，写出： 输出方程 激励方程 状态方程 Q 模8同步计数器的时序图 CP Q0 Q1 Q2 J2=K2=Q0Q1 Z 扩展 1、若JK触发器的数目为k，模数为M=2k，各级之间的连 接关系为： J0=K1=1 2、若是同步二进制减法计数器，则连接关系为： J0=K0=1 例二 激励方程和状态方程 状态转移表 状态转换图 结论：模为6的同步计数器 2.2.用移位寄存器构成的同步二进制计数器用移位寄存器构成的同步二进制计数器 计数器也可以由n状态移位寄存器构成。为了不断在这n 个状态中循环，移位寄存器电路中需要加入反馈。反馈可
6、 采用两种方法：环形计数器（Qn反馈）和扭环计数器 （Qn反馈）。 循环右移，得到状态转移表： 移位寄存器构成的同步计数器，由于每个计数状态中只有 一个触发器发生反转，译码波形非常好，不带毛刺。 3.4.2 异步计数器 异步计数器的特点：各触发器的时钟不是来自同一个时钟源。状态异步计数器的特点：各触发器的时钟不是来自同一个时钟源。状态 变化时，有的触发器与时钟同步，有的则滞后一些时间。异步计数器变化时，有的触发器与时钟同步，有的则滞后一些时间。异步计数器 按串行方式工作，触发器的状态变化有点象多米诺骨牌。按串行方式工作，触发器的状态变化有点象多米诺骨牌。 1.四位异步二进制计数器四位异步二进制
7、计数器 2. 异步十进制计数器 位异步二进制计数器可以构成BCD码十进制异步计数器： 异步计数器 （又称串行计数器） 3.4.3 中规模集成计数器 中规模同步计数器 中规模异步计数器 中规模计数器的级联 中规模计数器构成任意进制计数器 1.1.中规模集成计数器的有关性能中规模集成计数器的有关性能 可逆计数-加减控制方式：控制信号U = 1时加计数， U = 0时减计数;双时钟方式：外部时钟从CP+端输入时加 计数，从CP-端输入时减计数。 预置功能所谓预置，就是控制端LD=0时，使计数 器的状态变成设定的外部输入常数，即QDQCQBQA=DCBA（输 入数据）。同步预置方式：LD=0且下一个时
8、钟有效边沿 到来时完成预置。异步预置方式：LD=0后立即预置数据 送入各触发器，与时钟无关。 复位功能同步复位方式：用复位信号与 时钟信号配合完成；异步复位方式：用复位信号 直接完成，与时钟无关。 其它功能计数器满模值时，产生一个进 位输出CO信号或借位输出BO信号，作为标志信号 或进位功能扩展。 时钟边沿选择：同步计数器一般用上升沿触发， 异步计数器一般用下降沿触发。 同步计数器：74LS163 当QDQCQBQA=1111，CO1 同步计数器：74LS163 此器件为4位二进制模16加法器，上升沿触发； 同步清零 同步预置 74LS163:可预置四位二进制计数器： 2.2.用中规模计数器构
9、成任意模数的计数器用中规模计数器构成任意模数的计数器 预置法：基本思想是使计数器从某个预置状态开始计数，到达满 足模值的终止状态时，产生预置控制信号，加到预置控制端进行预 置，并重复以上过程，实现计数。 工作过程为：预置计数预置计数 假设：N为原来计数器的模值，M为现在要求实现的模值。 同步预置方式 加计数 预置值=N-M 减计数 预置值=M-1 异步预置方式 加计数 预置值=N-M-1 减计数 预置值=M ！将进位（加计数）或借位（减计数）输出（低电平有效） 接到预置控制端/LD。 状态跳越状态跳越 预置法预置法 S0 S1 Si Sm Sk 预置法预置法 Sk-1 QD QC QB QA
10、0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 六个六个 稳态稳态 准备置零准备置零 预置法：预置法：00000101 说明：说明：0101状态占一个状态占一个CP脉脉 冲，要算在计数循环中。冲，要算在计数循环中。 +5V ET P A B C D QB QC QD QA CLR LD 74163 CP 次态交错次态交错; 次态循环次态循环(次态互为隐含条件次态互为隐含条件)。 等效关系判断条件的说明等效关系判断条件的说明 1/0 0/ 0 次态相同 0/0 1/1 1/1 0/0 1/1 次态交错 S1 S2 S3 S4 1/ 0 0/0 S1
11、,S2 S3 0/0 1/0 S4 S1 S2 S3 S1,S2 S3 0/0 等效关系判断条件的说明等效关系判断条件的说明 0/0 1/1 0/1 1/1 0/0 1/0 0/0 0/0 1/1 1/1 1/0 0/1 0/1 次态循环 S1 S2 S3 S4 S5 S5,S6 S3,S4 S6 0/0 0/0 1/1 1/1 1/0 S1,S2 图中次态的等效依赖关系 (S1,S2) (S5,S6) (S3,S4) 等效状态的传递性等效状态的传递性 若若A和和B等效，等效，B和和C等效，则等效，则A和和C也等效。也等效。 最大等效类最大等效类 相互等效状态的集合称为等效类，相互等效状态的集
12、合称为等效类， 凡不被其它等效类所包含的等效凡不被其它等效类所包含的等效 类称为最大等效类。例如，类称为最大等效类。例如， 根据等效状态的传递性可知，若有根据等效状态的传递性可知，若有(A,B) 和和(B,C)，则有，则有(A,C)，它们都称为等效类，而只有，它们都称为等效类，而只有(A,B,C)才是最大等才是最大等 效类。另外，在状态表中，若某一状态和其它状态都不等效，则其本效类。另外，在状态表中，若某一状态和其它状态都不等效，则其本 身就是一个最大等效类。身就是一个最大等效类。 状态表的化简，状态表的化简， 实际就是寻找所有最大等实际就是寻找所有最大等 效类，并将最大等效类合并，最后得到最
13、简效类，并将最大等效类合并，最后得到最简 状态表。状态表。 观察中间状态表，发现a,q1状态还可以继续合并。现令S1=a,q1， S2=q2，S3=g，从而得到最简状态表，它只有三个状态。最简状最简状 态表（态表（3 3个状态）个状态） 根据最简状态表，可画出状态图，如图所示： 第四步：状态编码对状态第四步：状态编码对状态S1S3指定二进制代码：指定二进制代码： 采用一对一法：三采用一对一法：三 个状态使用三个触发器，设计简单，多用触发器。个状态使用三个触发器，设计简单，多用触发器。 采用计数器法：三个状态使用两个触发器，少用触发器，设计稍复杂。采用计数器法：三个状态使用两个触发器，少用触发器
14、，设计稍复杂。 现采用计数器法，用两个现采用计数器法，用两个D触发器触发器y1,y2实现。令实现。令S1=y2y1（00），）， S2=y2y1（10），），S3=y2y1（11）。）。 从而画出电路框图如下： 第五步：确定输出函数与激励函数根据状态转移表。 容易找出输入X，现态y2ny1n与次态y2n+1y1n+1，激励（D2，D1）的真值关 系。注意注意，D2，D1值应由y2n+1，y1n+1的值与D触发器特征方程推导出来， 从而列出激励函数与输出函数的真值表。 激励函数与输出函数的真值表激励函数与输出函数的真值表 由此可得到次态激励表达式如下： 输出函数表达式如下： Z=y2y1x 思考
15、题：思考题：如果将D触发器改为JK触发器，你能利用前述的真值表和 NS=PS*C公式，写出激励函数和输出函数的逻辑表达式吗？ 3.7.2 建立原始状态表的方法 直接构图法的基本思想：根据文字描述的设计要求，先 假定一个初态，从这个初态开始，每加入一个输入，就可 以确定其次态；该次态可能就是现态本身，也可能是已有 的另一个状态，或是新增加的一个状态。此过程一直持续 下去，直到每一个现态向其次态的转换都被考虑，并且不 再构成新的状态。最后确定需要多少个状态。 直接构图法的实施要点： 输入序列已知，对输入序列进行记忆； 输入序列未知，对输入序列产生的结果进行记忆。 建立原始状态表的例子 例13：同步
16、时序电路有一个输入端和一个输出端，输入 为二进制序列X0X1X2。当输入序列中1的数目为奇数时输 出1，作出这个奇偶校验电路的状态图和状态表. 此题输入序列已知，只需设A，B两个内部状态。 A状态表示接收到的序列中1 的数目为奇数，输出为1；B状态表示接收到的序列中1的数目为偶数，输出为0； 再根据接收到的输入数据是1还是0，在这两个状态中相互转换即可。由此作出状 态图和状态表。 建立原始状态表的例子 例2：给出同步二进制串行一位加法器的控制电路状态表。 控制电路需要设置两个内部状态：状态a表示无进位，状态 b表示有进位。根据二进制加法规则，可得原始状态图，如 下图所示。 由图可得控制电路的状
17、态表： 3.7.3 状态编码 状态编码要解决两个问题： 1.根据所要求的状态数确定触发器的数目。 2.指定每个状态的二进制代码，使所设计的电路尽量简单。 状态编码常用的两种方法： 一对一法一对一法：一个状态用一个触发器实现，即Sk=Qk，虽然触发 器数目较多，但编码方法非常简单。 计数器法计数器法：设状态数为N，用k个触发器实现，则应满足2k=N 的关系。此时需要对状态图中的各状态给予不同的编码。 在众多算法中，相邻法比较直观、简单，便于采用。它有 三条原则，即符合下列条件的状态应尽可能分配相邻的二 进制代码： 具有相同次态的现态。 同一现态下的次态。 具有相同输出的现态。 三条原则以第一条为
18、主， 兼顾第二、 第三条。 例：下图表示某个时序机的状态图和状态表。 将下图给定的状态图（表）转换成等价的MDS状 态图和MDS状态表。 PS (现态）现态） NS(次态）次态） X1 X2 00 01 10 11 S0 S1 S2 S3 S0 S1 S3 S0 S1 S2 S0 S1 S2 S3 S1 S0 S3 S0 S2 S0 练习题：用练习题：用D触发器和门电路设计触发器和门电路设计1个同步十一进个同步十一进 制加法计数器，并检查设计的电路能否自启动。制加法计数器，并检查设计的电路能否自启动。 （1）同步）同步11进制计数器需选进制计数器需选4个个D触发器，其状态转换图如图：触发器，其
19、状态转换图如图： 0000001100100001 /0/0/0/0 0101 10101001100001110110 0100 /0 /0 /0 /0/0/0 /1 （2）根据状态转换图列出次态卡诺图）根据状态转换图列出次态卡诺图 0000001100100001 /0/0/0/0 0101 10101001100001110110 0100 /0 /0 /0 /0/0/0 /1 （3）根据次态卡诺图得到状态方程）根据次态卡诺图得到状态方程 1 44 n QD 1 33 n QD 1 22 n QD 1 11 n QD （4）根据D触发器的特征方程得出驱动方程 ， ， ， （5）验证设计的
20、正 确性： 将0000作为初状态， 代入状态方程中依次 计算次态值如下表 （6）检查自启动 功能：由上表可得 电路能进入有效循 环态，因此能自启 动。 小结小结 时序逻辑电路的特征是：电路的输出不仅和当前的输入有关， 而且和以前的输入有关。因此，这类电路必须具有记忆能力。 时序逻辑电路中使用的记忆元件是锁存器和触发器。常用的 触发器是边沿触发的D触发器和JK触发器。 寄存器和移位寄存器是数字系统中最常用的时序逻辑电路构 件，其功能是：在某一时刻将数据并行打入其中进行保存，或 通过移位寄存器的移位功能实现数据左移、右移、并入并出、 串入并出、并入串出等逻辑功能。 小结小结 计数器是数字系统中最常
21、用的另一类时序逻辑电路构件，其 功能是记忆脉冲的个数。根据计数的进位方式不同，分为同步 计数器和异步计数器两大类。 在同步计数器中，所有触发器的时钟都与同一个时钟脉冲 源连在一起，每一个触发器的状态变化都与时钟脉冲同步。 在异步计数器中，各触发器的时钟不是来自同一个时钟脉冲 源，当状态变化时，有的触发器与时钟源同步，有些则要滞后 一些时间。 小结小结 一般的时序逻辑电路按其状态的改变方式不同，分为同步时 序逻辑电路和异步时序逻辑电路两大类。前者是在同一个时钟 脉冲控制下改变状态，而后者则是在输入信号（脉冲或电位） 控制下改变状态。同步时序逻辑电路工作速度快，应用广泛， 故本书重点讲同步时序逻辑电路。 同步时序逻辑电路的分析方法是：根据已知电路写出激励 方程和输出方程；由激励方程和触发器特征方程写出触发器 的状态方程；作出状态转移表和状态图；进一步分析其逻 辑功能。 同步时序逻辑电路的设计过程恰好是分析过程的逆过程： 根据设计要求建立状态表；求得一个简化的状态表；状态 编码；由状态转移表求出次态方程，然后再求出触发器激励 方程和输出方程，完成组合逻辑部分的设计；画出逻辑图， 考虑工程问题。 作业作业 P104 2，5，7，8，10，13，14, 15，19
